FPGA 场景
按真实 FPGA 项目链路选择 Skill 组合
按真实 FPGA 项目的链路、风险和交付要求组织能力，覆盖接口、算法、调试、交付和团队沉淀。
先定位场景，再选择 Skill
选择最接近的 FPGA 项目链路、工程角色和工具链，快速获得一组可直接评审和安装的 Skill。
高速采集 + 系统架构工程师，优先覆盖 方案评审、器件选型、资源预算。
需求拆解 / 器件/板卡选型 / 接口与吞吐预算 / 交付边界，适合从方案评审到交付复盘持续使用。
高速采集与数据落盘
面向 ADC/DAC、JESD204、DDR 缓冲、PCIe DMA 和板上抓取，把采集链路从参数核对推进到稳定落盘。
PCIe / 以太网数据卡
覆盖 PCIe 枚举、XDMA/QDMA、10G/25G/100G 以太网、光模块、主机驱动和网络抓包，适合数据卡和加速卡。
Zynq SoC 与嵌入式控制
关注 PS/PL 划分、AXI、DMA、中断、cache、设备树和驱动，把软硬件协同问题提前拆开。
工业视觉与图像视频链路
面向 CameraLink、MIPI、ISP、帧缓存、视频时序、显示输出和边缘 AI 加速，适合视觉检测与视频处理。
雷达 / SDR 信号处理链路
围绕 RFSoC、ADC/DAC、DDC/DUC、FFT/CFAR、FEC、同步和高可靠交付，梳理信号处理工程边界。
板卡调试、量产测试与交付
覆盖上电检查、接口风险、JTAG、配置模式、产测向量、bitstream 发布和交付脱敏，适合从样机到量产。
JESD204 与 AD/DA 板级联调
聚焦 JESD204B/C、LVDS、FMC 子卡、时钟同步、多通道校准和压力测试，适合高速 AD/DA 联调。
25G / 100G 以太网与光纤链路
覆盖 25G/100G 数据通路、SerDes、Aurora、光模块 EEPROM、PTP 时间同步和链路误码，适合高速网络板卡。
视频 ISP、显示与多传感器融合
围绕 MIPI/CameraLink 输入、Bayer ISP、VDMA、显示时序、压缩预处理、LiDAR 和双目视觉，组织图像链路 Skill。
工业控制、运动控制与现场总线
覆盖 EtherCAT/PROFINET、CAN/LIN/RS485、电机 FOC/PWM、电力电子保护和 HIL 测试，适合实时控制项目。
RFSoC、SDR 与通信基带
面向 DDC/DUC、NCO、帧同步、载波恢复、FEC、时间同步和多通道校准，适合通信基带和测控系统。
HLS、AI 加速器与片上数据搬运
覆盖 Vitis HLS、量化接口、DMA tiling、HBM/多 DDR 调度、BRAM/DSP 推断和 MATLAB/Simulink 交接。
多 FPGA、高可靠与航天测控
面向多 FPGA 划分、冗余配置、SEE Scrubbing、FMEA、降额、时钟链路和验收报告，适合高可靠交付。
工具链迁移、国产 FPGA 与 CI 回归
覆盖 Vivado/Quartus/Gowin/Libero、国产 FPGA 迁移、XDC/SDC 差异、开源工具链、EDA 环境复现和 CI 失败分拣。
安全启动、版本发布与合规交付
覆盖 bitstream 加密、密钥边界、固件升级追踪、开源许可证、资料脱敏、企业私有 Skill 审查和交付审计。
高校实验、企业知识库与团队复盘
覆盖高校实验课程、培训题库、项目复盘、研发周报、寄存器文档、IP 封装和企业私有 Skill 审查。
时序收敛、QoR 与资源优化
覆盖 XDC/SDC、PLL/MMCM、Pblock、高扇出、BRAM/DSP 推断、功耗温升和 QoR 优化，适合收敛困难项目。
仿真验证、波形定位与回归闭环
覆盖 TestBench、Scoreboard、覆盖率、形式验证、波形根因、CDC waiver 和 CI 回归，适合验证与 Debug 团队。
存储、USB 与边缘设备接口
覆盖 USB3/Type-C、SATA/NVMe、低速控制总线、固件升级、序列号追踪和数据完整性，适合边缘设备和仪器产品。