Skill 市场

真实项目型 FPGA Skill 目录

覆盖高速采集、PCIe DMA、10G Ethernet、Zynq、DDR、板卡调试与交付合规。

目录规模
100+ 个 Skill

按真实 FPGA 场景整理

累计下载
1w+ 次

下载记录可追溯

质量评分
4.7 平均星级

来自审核与样例门禁

发布状态
官方 / 已审核 / 可使用

授权下载与 Agent 上传

历史搜索

当前浏览器会保留最近输入,方便回到常用场景。

推荐这些高频场景

按 FPGA 工程师最常见的问题快速进入结果页。

不知道怎么选?

共匹配 21 个 Skill,第 1 / 1 页

清除全部
加入批量

资源与 QoR 优化助手

约束时序与资源收敛4.8
鹏野嘉途v3.0.0

根据综合/实现报告识别 FPGA 资源瓶颈、低效结构、重复逻辑、过深缓存和 QoR 优化机会

TimingDDRFPGA
已验证119
更新于 06/11
详情
加入批量

FPGA 资源与带宽预算助手

方案定义与器件选型4.8
鹏野嘉途v3.0.0

按模块估算 FPGA 资源、片上缓存、DDR 带宽、外设吞吐和时钟频率,提前发现器件瓶颈

FPGADDRTiming
已验证105
更新于 06/11
详情
加入批量

高速接口时序例外审查助手

约束时序与资源收敛4.8
鹏野嘉途v3.0.0

审查高速接口相关时序例外,判断哪些是 IP 推荐、哪些是工程假设、哪些可能隐藏真实违例

TimingPCIeSerDes
已验证82
更新于 06/11
详情
加入批量

电机 FOC/PWM 时序助手

算法建模与仿真验证4.8
鹏野嘉途v3.0.0

把电机控制 FOC/PWM 时序、采样、保护和 FPGA 实现边界整理成验证计划

FOC电机控制Timing
已验证97
更新于 06/11
详情
加入批量

高扇出网络修复助手

约束时序与资源收敛4.8
鹏野嘉途v3.0.0

分析高扇出网络对 FPGA 时序和布局的影响,输出复制、层次和约束建议

TimingQoRVivado
已验证88
更新于 06/11
详情
加入批量

PTP/IEEE1588 时间同步助手

板卡调试与系统联调4.7
鹏野嘉途v3.0.0

审查 FPGA PTP/IEEE1588 时间同步链路和误差预算,输出测试方案

PTPEthernetTiming
已验证104
更新于 06/11
详情
加入批量

测控时钟链路审查助手

板卡调试与系统联调4.8
鹏野嘉途v3.0.0

核对测控类 FPGA 系统时钟链路、同步源、误差预算和测试证据

PTPTiming高可靠
已验证86
更新于 06/11
详情
加入批量

FPGA CI 回归看板助手

SoC 软件与工程自动化4.6
鹏野嘉途v3.0.0

设计 FPGA CI 回归指标、流水线阶段、失败归因、趋势看板和发布门禁

CIVivadoTiming
已验证124
更新于 06/11
详情
加入批量

上电复位时序助手

板卡调试与系统联调4.7
鹏野嘉途v3.0.0

建立 FPGA 上电复位时序图和检查表,降低启动偶发失败风险

Timing高可靠FPGA
已验证95
更新于 06/11
详情
加入批量

FPGA 培训题库助手

方案定义与器件选型4.6
鹏野嘉途v3.0.0

构建面向真实 FPGA 工程能力的培训题库、实践任务和解析

FPGATimingCDC
已验证93
更新于 06/11
详情
加入批量

Floorplan/Pblock 规划助手

约束时序与资源收敛4.7
鹏野嘉途v3.0.0

根据 utilization、timing 和层次结构规划 Pblock/Floorplan 调整方向

PblockTimingVivado
已验证84
更新于 06/11
详情
加入批量

HDMI/DP 显示时序助手

高速接口与数据通路4.8
鹏野嘉途v3.0.0

建立 HDMI/DisplayPort 显示链路时序、像素格式和测试图案检查流程

HDMI图像视频Timing
已验证68
更新于 06/11
详情
加入批量

多 FPGA 划分互联助手

方案定义与器件选型4.7
鹏野嘉途v3.0.0

为多 FPGA 系统制定模块划分、互联带宽、同步和联调计划

FPGASerDesTiming
已验证111
更新于 06/11
详情
加入批量

PLL/MMCM 参数审查助手

约束时序与资源收敛4.6
鹏野嘉途v3.0.0

核对 PLL/MMCM/Clock Wizard 参数、复位 lock 处理和约束一致性

PLLTimingXDC
已验证84
更新于 06/11
详情
加入批量

FPGA Timing 收敛实战助手

约束时序与资源收敛4.7
鹏野嘉途v3.0.0

从 timing report 中定位 FPGA 关键路径,区分约束问题、结构问题、布局问题和工具策略问题

TimingXDCVivado
已验证93
更新于 06/11
详情
加入批量

低功耗时钟使能审查助手

约束时序与资源收敛4.6
鹏野嘉途v3.0.0

评估 FPGA 低功耗时钟使能方案,避免错误门控和不可验证的功耗假设

TimingFPGA高可靠
已验证83
更新于 06/11
详情
加入批量

XDC 管脚与时钟约束助手

约束时序与资源收敛4.7
鹏野嘉途v3.0.0

生成和审查 FPGA 管脚、IOSTANDARD、create_clock、generated_clock、input/output delay、clock group 和约束缺口

XDCTimingVivado
已验证73
更新于 06/11
详情
加入批量

LVDS 源同步接口助手

高速接口与数据通路4.6
鹏野嘉途v3.0.0

规划 LVDS 源同步接口采样结构、相位调整、约束和 bitslip 测试

LVDSTimingAD/DA
已验证102
更新于 06/11
详情
加入批量

XDC/SDC 跨工具约束助手

约束时序与资源收敛4.6
鹏野嘉途v3.0.0

审查 XDC/SDC 约束跨工具迁移语义,标记需要人工确认的时序例外

XDCTiming国产迁移
已验证100
更新于 06/11
详情
加入批量

多时钟 CDC/RDC 设计助手

高速接口与数据通路4.7
鹏野嘉途v3.0.0

为多时钟 FPGA 设计梳理 clock/reset domain、CDC/RDC 边界、同步策略、约束和验证方法

CDCTimingFPGA
已验证76
更新于 06/11
详情
加入批量

功耗与温升预算助手

约束时序与资源收敛4.6
鹏野嘉途v3.0.0

估算 FPGA 动态/静态功耗、时钟/IP/IO 贡献、温升风险和降功耗动作

FPGA高可靠Timing
已验证100
更新于 06/11
详情