加入批量
XDC 管脚与时钟约束助手
约束时序与资源收敛4.7
鹏野嘉途v3.0.0
生成和审查 FPGA 管脚、IOSTANDARD、create_clock、generated_clock、input/output delay、clock group 和约束缺口
XDCTimingVivado
已验证73 次
更新于 06/11
Skill 市场
真实项目型 FPGA Skill 目录
覆盖高速采集、PCIe DMA、10G Ethernet、Zynq、DDR、板卡调试与交付合规。
- 目录规模
- 100+ 个 Skill
- 累计下载
- 1w+ 次
- 质量评分
- 4.7 平均星级
- 发布状态
- 官方 / 已审核 / 可使用
按真实 FPGA 场景整理
下载记录可追溯
来自审核与样例门禁
授权下载与 Agent 上传