加入批量
神经网络 DMA Tiling 助手
高速接口与数据通路4.8
为神经网络 FPGA 加速器规划 tiling、DMA 调度、片上缓存和吞吐验证
AI加速DMADDR
已验证123 次
更新于 06/11
Skill 市场
覆盖高速采集、PCIe DMA、10G Ethernet、Zynq、DDR、板卡调试与交付合规。
按真实 FPGA 场景整理
下载记录可追溯
来自审核与样例门禁
授权下载与 Agent 上传
按 FPGA 工程师最常见的问题快速进入结果页。
共匹配 13 个 Skill,第 1 / 1 页
为神经网络 FPGA 加速器规划 tiling、DMA 调度、片上缓存和吞吐验证
规划高速 AD/DA 的采样时钟、数据对齐、FIFO 缓冲、触发时间戳、DDR/DMA 带宽和丢点检测
规划 PCIe endpoint、BAR、MSI/MSI-X、中断、DMA 描述符、环形缓冲、主机驱动和吞吐测试
建立视频帧缓存和 VDMA 地址映射、缓存一致性、带宽和压力测试方案
为 FPGA FEC 加速器规划架构取舍、接口、缓存和验证方法
为 FPGA 实时压缩前处理规划数据格式、缓存、延迟和验证方法
为 LiDAR 点云 FPGA 预处理规划 pipeline、缓存、带宽和验证向量
整理 AI FPGA 加速器量化参数、数据布局、接口协议和验证向量
为 FPGA ISP 预处理链路规划模块顺序、行缓存、位宽和验证点
为多时钟 FPGA 设计梳理 clock/reset domain、CDC/RDC 边界、同步策略、约束和验证方法
设计 DDR 读写缓存、VDMA/AXI DMA、地址映射、ping-pong buffer、帧边界和带宽仲裁策略
拆解双目视觉 FPGA pipeline,输出资源、缓存和验证计划
为 HBM 或多 DDR 系统规划 bank 映射、访问矩阵、仲裁和吞吐验证