神经网络 DMA Tiling 助手
为神经网络 FPGA 加速器规划 tiling、DMA 调度、片上缓存和吞吐验证
Skill 市场
覆盖高速采集、PCIe DMA、10G Ethernet、Zynq、DDR、板卡调试与交付合规。
按真实 FPGA 场景整理
下载记录可追溯
来自审核与样例门禁
授权下载与 Agent 上传
按 FPGA 工程师最常见的问题快速进入结果页。
共匹配 23 个 Skill,第 1 / 1 页
为神经网络 FPGA 加速器规划 tiling、DMA 调度、片上缓存和吞吐验证
规划高速 AD/DA 的采样时钟、数据对齐、FIFO 缓冲、触发时间戳、DDR/DMA 带宽和丢点检测
根据综合/实现报告识别 FPGA 资源瓶颈、低效结构、重复逻辑、过深缓存和 QoR 优化机会
按模块估算 FPGA 资源、片上缓存、DDR 带宽、外设吞吐和时钟频率,提前发现器件瓶颈
规划 PCIe endpoint、BAR、MSI/MSI-X、中断、DMA 描述符、环形缓冲、主机驱动和吞吐测试
评估异步 FIFO 参数、跨域安全、吞吐余量和边界条件测试是否满足项目要求
建立视频帧缓存和 VDMA 地址映射、缓存一致性、带宽和压力测试方案
为 FPGA FEC 加速器规划架构取舍、接口、缓存和验证方法
为 FPGA 实时压缩前处理规划数据格式、缓存、延迟和验证方法
为 LiDAR 点云 FPGA 预处理规划 pipeline、缓存、带宽和验证向量
把雷达 FFT/CFAR 算法拆成 FPGA 可实现 pipeline、位宽预算和验证计划
规划 NPU 与 FPGA 的任务边界、接口协议和性能估算
整理 AI FPGA 加速器量化参数、数据布局、接口协议和验证向量
建立高速采集丢点定位路径和计数器体系,区分采样、缓存、总线和主机瓶颈
把高速接口 SI/PI 资料和 FPGA 配置放到同一证据链中审查
分层定位 DDR 初始化、校准、读写、突发、仲裁、温漂和压力测试问题
制定 DDR 带宽压力测试方案,定位读写冲突、burst 低效和缓存不足问题
为 FPGA ISP 预处理链路规划模块顺序、行缓存、位宽和验证点
规划 FPGA AI 加速器的算子划分、量化、缓存复用、DDR 访问、AXI 控制和精度/吞吐验证
设计 DDR 读写缓存、VDMA/AXI DMA、地址映射、ping-pong buffer、帧边界和带宽仲裁策略
评估 FPGA 数据到 SATA/NVMe 存储链路的带宽、缓存、完整性和风险
拆解双目视觉 FPGA pipeline,输出资源、缓存和验证计划
为 HBM 或多 DDR 系统规划 bank 映射、访问矩阵、仲裁和吞吐验证