加入批量
工业视觉 ISP Pipeline 助手
算法建模与仿真验证4.6
把图像预处理算法映射为 FPGA 流水线,明确像素格式、行场时序、延迟、缓存和画质验证方法
图像视频MIPIHDMI
已验证75 次
更新于 06/11
Skill 市场
覆盖高速采集、PCIe DMA、10G Ethernet、Zynq、DDR、板卡调试与交付合规。
按真实 FPGA 场景整理
下载记录可追溯
来自审核与样例门禁
授权下载与 Agent 上传
按 FPGA 工程师最常见的问题快速进入结果页。
共匹配 132 个 Skill,第 6 / 6 页
把图像预处理算法映射为 FPGA 流水线,明确像素格式、行场时序、延迟、缓存和画质验证方法
根据 DUT 接口、协议和参考模型规划自检 testbench、scoreboard 和结果判定规则
规划电力电子 FPGA 保护链路的延迟预算、故障注入和交付证据
生成 FPGA 项目验收测试报告大纲、测试矩阵和风险声明
设计 DDR 读写缓存、VDMA/AXI DMA、地址映射、ping-pong buffer、帧边界和带宽仲裁策略
为 CDC waiver 建立证据链,区分可接受例外、必须整改项和待负责人确认项
评估 FPGA 数据到 SATA/NVMe 存储链路的带宽、缓存、完整性和风险
拆解双目视觉 FPGA pipeline,输出资源、缓存和验证计划
核对并生成 FPGA IP 寄存器模型文档、驱动宏和一致性差异报告
为具体 FPGA 项目制定仿真测试计划、输入向量、scoreboard、断言、覆盖点和最小回归集合
为 HBM 或多 DDR 系统规划 bank 映射、访问矩阵、仲裁和吞吐验证
评估 FPGA 开源工具链可行性,输出脚本模板、限制说明和替代建议